Original document

SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

Patent number:

JP2058377

Publication date:

1990-02-27

Inventor:

TAKAHASHI YASUSHI; others: 07

Applicant:

HITACHI LTD; others: 01

Classification:

- international:

H01L27/108; H01L21/90; H01L27/04

- european:

Application number: JP19880208432 19880824


Priority number(s):

View INPADOC patent family

Abstract of JP2058377

PURPOSE:To realize high speed advancement of operation speed of a semiconductor integrated circuit device having DRAM by making wiring layers at the first and second layers into the wiring layers for signal transmission which are connected electrically at every specified interval.

CONSTITUTION: In DRAM1, standard clock signal generating circuits (RAS and/or CAS) which are arranged respectively on opposite short sides of a rectangular chip and address circuits (XAB, YAB) are provided extendedly along the long side of the rectangular chip and are connected with standard clock signal wires in short-circuited two-layer wiring structure. Hereby, the resistance value of the standard clock signal wiring is reduced as compared with the case of single layer wiring structure, and high speed advancement of the transmission speed of standard clock signals is achieved. Hereby, the margin of address set-up time and address hold time improves, and high speed advancement of the operation speed of the DRAM1 can be achieved.



THIS PAGE BLANK (USPTO)

積回路裝置。

- 7. 前記第1層目のアルミニウムの膜厚は5000 ~6000 (Å) であり前記第2層目のアルミニウムの膜厚は8000~9000 (Å) であ ることを特徴とする特許請求の範囲第6項記載 の半導体集積回路装置。
 - 8. 前記メモリセルは、メモリセル選択用MIS FETと情報蓄積用容量素子との直列回路とで 構成されていることを特徴とする特許請求の範 囲第5項記載の半導体集積回路装置。
 - 9. 前記信号伝達用の配練層は、基準クロック信号を伝達する為の配練層であることを特徴とする特許求の範囲第8項記載の半導体集積回路 接置。
 - 1 0. 前記基準クロック信号は、ロウ・アドレス・ストロープ系の信号であることを特徴とする 特許請求の範囲第9項記載の半導体集積回路装置。
 - 1 1. 前配第2層目のアルミニウムの膜厚は、前 記第1層目のアルミニウムの膜厚よりも大であ

する特許請求の範囲第 8 項記載の半導体集積回 除装置。

- 17. 前記メモリセルは、メモリセル選択用MI SFETと情報蓄積用容量案子との直列回路と で構成されており、前記配線層は、電源電圧又 は基準電圧供給用の配線層であることを特徴と する特許請求の範囲第4項記載の半導体集積回 略基層
- 18. 前記第2届目のアルミニウムの膜厚は、前 記第1届目のアルミニウムの膜厚よりも大であ ることを特徴とする特許請求の範囲第17項記 載の半導体集積回路装置。
- 19. 前記第1層目のアルミニウムの膜厚は、
 5000~6000(Å)であり、前記第2層目のアルミニウムの膜厚は、8000~9000(Å)であることを特徴とする特許療の範囲第18項記載の半導体集積回路装置。
- 3. 発明の詳細な説明
 - 【産業上の利用分野〕本発明は、半導体集積回路装置に関し、特に、

ることを特徴とする特許請求の範囲第10項記 載の半導体集積回路装置。

- 12. 前記基準クロック信号は、カラム・アドレス・ストロープ系の信号であることを特徴とする特許求の範囲第9項記載の半導体集積回路 装置。
- 13. 前記第2層目のアルミニウムの膜厚は、前 記第1層目のアルミニウムの膜厚よりも大であ ることを特徴とする特許請求の範囲第12項記 載の半導体集積回路装置。
- 14. 前配信号伝達用の配線層は、メインアンプ の活性化信号を伝達する為の配線層であること を特徴とする特許請求の範囲第8項配載の半導 体集積回路装置。
- 15. 前配第2層目のアルミニウムの膜厚は、前 配第1層目のアルミニウムの膜厚よりも大であ ることを特徴とする特許請求の範囲第14項記 載の半導体集積回路装置。
- 1 6. 前記信号伝達用の配譲層は、ブリチャージ 信号を伝達する為の配譲層であることを特徴と

少なくとも二層のアルミニウム配線を有する半導体集積回路装置、さらに望ましくは、少なくとも二層のアルミニウム配線を有するDRAM(Dy-namic Random Access Memory)を有する半 導体集積回路装置に適用して有効な技術に関する ものである。

〔従来の技術〕

近年二層のアルミニウム配線を有する1 [Mbit] 或は4 [Mbit]のDRAMの開発が盛んに行われており、それらは例えば電子材料、1986年 1月号、第39頁から第44頁、または日経マグロウヒル社、別冊Na1日経マイクロデバイス、 1987年5月号、第149頁乃至第164頁に 記載されている。これらのDRAMにおいては、 二層目のアルミニウム配線は、ポリサイドで構成 されたワード線の抵抗を低減する為のシャント用 の配線として用いられている。 かまり、ポリサイトのアード線と二層目のアルミニウム配線と でいる。 行させ、所定の間隔で両者を接続した構造になっている。

◎ 公 開 特 許 公 報 (A) 平2-58377

®Int. Cl.⁵

識別記号

庁内整理番号

❸公開 平成2年(1990)2月27日

H 01 L 27/108 21/90

B 6824-51

6824-5F 8624-5F H

H 01 L 27/10

325 T*

審査請求 未請求 請求項の数 19 (全15頁)

②特 顧 昭63-208432

②出 願 昭63(1988)8月24日

@発明者高橋

康 東京都青梅市今井2326番地 株式会社日立製作所デバイス

来ぶ師貞傅申つ: 開発センタ内

@発明者 松浦

展巳

東京都小平市上水本町1448番地 日立超エル・エス・アイ

エンジニアリング株式会社内

東京都小平市上水本町1448番地

⑪出 顋 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

顋 人 日立超エル・エス・ア

イエンジニアリング株

式会社

個代 理 人 芽

弁理士 小川 勝男

外1名

最終頁に続く

の出

明 細 18

- 発明の名称
 半導体集積回路装置
- 2. 特許請求の範囲
 - 1.(a) 半導体基板上の所定の方向に延在している 半導体基板上に形成されたアルミニウムからな る第1層目の配額層と、
 - (b) 前記第1層目の配線層上で、前記第1層目の配線層と同一方向に延在している半導体基板上に形成されたアルミニウムからなる第2層目の配線層とを有し、前記第1層目及び第2層目の配線層は所定の間隔ごとに電気的に接続されている、信号伝達用の配線層であることを特徴とする半導体集積回路装置。
 - 2. 前記第2層目の配線層は前記第1層目の配線 層よりも膜厚が大であることを特徴とする特許 請求の範囲第1項記載の半導体集積回路装置。
- 3. 前記第1階目の配線層の装厚は5000~6000(Å)であり、前記第2層目の配線層の装厚は8000~9000(Å)である。こと 特徴とする特許請求の範囲第2項記載の手等体急権回路変異。

- 4.(a) 長方形の半導体基板と;
 - (b) 前配半導体蓋板の中央部分に位置する複数 のメモリセルからなるメモリセルアレイと;
 - (c) 前記メモリセルアレイを挟んで半導体基板の長辺方向の両端に位置する第1及び第2の周辺回路と:
- (d) 前記第1と第2の周辺回路間を結び、前記 メモリセルアレイ以外の領域に位置する配線層 を有し、前記配線層は第1層目のアルミニウム と第2層目のアルミニウムとで構成されており、 これらの第1層目と第2層目のアルミニウムは 同一方向に延在しており、所定の間隔ごとに電 気的に接続されていることを特徴とする半導体 集積回路装置。
- 5. 前記配線層は、信号伝達用の配線層であることを特徴とする特許請求の範囲第4項記載の半導体集積回路装置。
- 6. 前記第2層目のアルミニウムは前記第1層目のアルミニウムよりも腹厚が大であることを特徴とする特許請求の範囲第5項記載の半導体集

[本発明が解決しようとする課題]

前述のDRAMの1 (bit)の情報を記憶する メモリセルは、メモリセル選択用MISFETと 情報審積用容量素子との直列回路で構成されてい る。DRAMのチップはSOJ(Small Qutline J-lead Package)又はZIP(Zigzag In-line Package)での對止が主流となってい る。

この種の樹脂封止製品は、標準規格化基づいて パッケージのサイズ及び外部リードの配置が規定 されている。このため、DRAMの各回路の配置 は、前述の規定に基づきある程度規定されてくる。

本発明者が開発中のDRAMは長方形チップで構成されている。メモリセルアレイは長方形チップの中央部分に配置されている。メモリセルアレイは長方形チップの大半の面積を占有する。DRAMを駆動する周辺回路は、長方形チップの対向する短辺側に失々配置されている。一方の短辺側(上辺側)にはロウ・アドレス・ストローブ(RAS)系回路、カラム・アドレス・ストローブ

2 層目のアルミニウム配線で形成されている。この基準クロック信号配線は、4 (Mbit]の大容量を有するDRAMの場合、長方形チップの一方の短辺側から他方の短辺側に10[mm]程度の長い配線長で延在させる必要がある。このため、基準クロック信号の遅延が著しく、アドレスセットアップ時間やアドレスホールド時間のマージンが減少する。また、このマージンの減少は、アクセス時間の増大を招くので、DRAMの動作速度を低下させるという問題点があった。

また、前述の二層アルミニウム配線を有するD RAMにおいて、一層目のアルミニウム配線と二 層目のアルミニウム配線とは同じ厚さであった。 この場合、一層目のアルミニウム配線と二層目の アルミニウム配線とが交差する部分において、一 層目のアルミニウム配線による段差が大きいため、 この一層目のアルミニウム配線との交差部におけ る二層目のアルミニウム配線のステップカペレッ ジが悪く、この交差部において断線が生じやすい という問題があった。 (CAS) 系回路等の基準クロック信号発生回路を主体とする周辺回路が配置されている。これらの基準クロック信号発生回路の近傍には、基準クロック信号用外部端子(ボンディングパッド)が配置されている。他方の短辺関(下辺関)にはXアドレス系パッファ回路及びYアドレス系パッファ回路等のアドレス系回路を主体とする周辺回路が配置されている。同様に、これらのアドレス系回路の近傍には、アドレス信号用外部端子が配置されている。

前記アドレス系回路のアドレス信号の取り込みは、前記基準クロック信号発生回路で形成した基準クロック信号に基づいて制御されている。このため、長方形チップの対向する夫々の短辺に配置された基準クロック信号配線により接続されている。基準クロック信号配線は、長方形チップの長辺に沿って配置されており、この基準クロック信号配線は第1層目又は第

本発明の目的は、DRAMを有する半導体集積 回路装置の動作速度の高速化を図ることが可能な 技術を提供することにある。

本発明の他の目的は、基準クロック信号の伝播 速度の高速化を図ることによって前記目的を達成 することが可能な技術を提供することにある。

本発明の他の目的は、一層目のアルミニウム配線による良差部における二層目のアルミニウム配線の断線を防止することができる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特 数は、本明細書の記述及び添付図面によって明ら かになるであろう。

[課題を解決するための手段]

本 顧において開示される発明のうち、代表的な ものの概要を簡単に説明すれば、下記のとおりで ある。

DRAMにおいて、長方形チップの対向する短 辺偏に失々配置された基準クロック信号発生回路 とアドレス系回路とを、長方形チップの長辺に沿 って延在しかつ短絡された2層配線構造の基準クロック信号配線で接続する。

また、一層目のアルミニウム配線の厚さを二層 目のアルミニウム配線の厚さよりも小さくしてい ろ。

〔作用〕

上記した本発明の半導体集積回路装置によれば、 長方形チップの長辺に沿って延在する基準クロッ ク信号配線をアルミニウムの2層構造にすること で基準クロック信号配線の抵抗を極力小さくでき るDRAMの動作を高速化できる。

さらに、一層目のアルミニウム配線の厚さを二 層目アルミニウム配線の厚さよりも小さくするこ とにより、一層目のアルミニウム配線と二層目の アルミニウム配線とが交差する部分での、二層目 アルミニウム配線の断線を防止することができる。 〔実施例〕

本発明の一実施例であるDRAMを第1図(チップレイアウト図)及び第2図(周辺回路の拡大ブロック構成図)で示す。

Vcc、ファンクション用PP」の失々として使用 されている。

ファンクション用 FP。及びFP」として使用される外部端子 2 は、ポンディンクワイヤを接続する時に、ページ・モード、ニブル・モードで対換えられるようになっている。 基準電圧 V s s は 例えば回路の 動作電位 5 [V]が印加される。 電源電圧 V c c は 例えば回路の動作電位 5 [V]が印加されるようになっている。 事業 電圧 V c c として使用される外のが増子 2 の夫々には、複数本のポンディンクのおかが増子、シープを扱うが施されるようになっている。のポンディンク方式はノイズ対策のために行われている。

DRAM1の中央部分にはメモリセルアレイMARYが配置されている。メモリセルアレイMARYは大きく4分割されている。この分割された1つのメモリセルアレイMARYは1[Mbit]

第 1 図 K 示すよう K 、 D R A M 1 は 単結晶 珪素 からなる 半導体 基板 上 K 構成 されている。 D R A M 1 は 4 (M bit) × 1 (bit) (又は 1 (M bit) × 4 (bit)) 構成で構成されている。

DRAM1は、例えば短辺側が 6.3 8 [ma]、 長辺側が 1 7.3 8 [ma]の長方形チップで構成さ れている。DRAM1は図示しないが SOJ、 Z IP等で樹脂對止される。

第1図及び第2図に示すように、DRAM1の 最っとも外周部には長方形チップの短辺及び長辺 の一部に沿って外部端子(ポンディングパッド) 2が配置されている。一方の短辺側(上側の短辺 側)に配置された外部端子2は、アドレス信号Aio、ロウ・アドレス・ストローブ信号RAS、ライトイネーブに号号Do、カラム・アドレス・ストローブ 信号CAS、アドレス信号A。、ファンクション 用FPo、基準電圧Vssの夫々として使用される。 他方の短辺側(下側の短辺側)に配置された外部 端子2は、アドレス信号A。~ A。、電源電圧

の大容量を有するように構成されている。この分割された個々のメモリセルアレイMARYはさらに4分割されている。この細分割化された夫々のメモリセルアレイMARYの中央部分には、第1 図及び第2図に示すように、長方形チップの路8Aが配置されている。センスアンプ回路8AにはメモリセルアレイMARYを列方向に延在する相補性データ線が接続されている。つまり、DRAM1はフォールデットピットライン方式で構成されている。

大きく分割された上辺側の左右2個のメモリセルアレイMARY間、下辺側の左右2個のメモリセルアレイMARY間の夫々にはYデコーダ回路YDecが配置されている。左側の上辺及び下辺の2個のメモリセルアレイMARY間、右側の上辺及び下辺の2個のメモリセルアレイMARY間の夫々には、Xデコーダ回路XDec、ワードドライパ回路及びワードラッチ回路XLが配置されている。メモリセルアレイMARYのXデコーダ回路

XDecと対向する側の端部にはワードクリア回路 ---W Cが配置されている。

メモリセルアレイMARYは図示しないがメモリセルを行列状に複数配置して構成されている。メモリセルはメモリセル選択用MISFETとその一方の半導体領域に接続された情報書積用の主をの直列回路で構成されている。メモリセル選択用MISFETはnチャネル型で構成上に下層電視の表表を指針を表現したスタックト構造で構成されている。上層電極には電源電圧1/2 Vccが印加されている。電源電圧1/2 Vcc は電源電圧1/2 Vcc は電源電圧Vssとの間の中間電位(約2.5 (V))である。

前記メモリセルのメモリセル選択用MISFE Tの他方の半導体領域には相補性データが接続されている。相補性データ級は、前述のようにセンスアンプ回路SAに接続されると共に、入出力選択用MISFET(Yスイッチ)を介在させて入

基準クロック信号発生回路であるロウ・アドレス・ストローブ系回路RASの初段回路は、信号選延を低減するため、ロウ・アドレス・ストローブ信号RAS用の外部端子2の近傍に配置されている。同様に、カラム・アドレス・ストローブ系回路CASの初段回路はカラム・アドレス・ストローブ信号CAS用の外部端子2の近傍に配置されている。

前記ロウ・アドレス・ストローブ信号RASは、一方の短辺側の周辺回路及び他方の短辺側の周辺回路において使用される。前述のように、ロウ・アドレス・ストローブ信号RAS用の外部端子2が一方の短辺側に配置されているので、ロウ・アドレス・ストローブ系回路RASの初段回路及び一方の短辺側で使用されるRAS系基準クロック信号の発生回路は一方の短辺側に配置されている。

DRAM1の他方の短辺側には、アドレス系回 略を主体とする周辺回路が配置されている。 つま り、他方の短辺側には、Xアドレス系パッファ回 出力信号線(I/O線)に接続されている。入出力選択用MISFETはYセレクト信号線を介在させてYデコーダ回路YDecに接続されている。メモリセル選択用MISFETのゲート電極はワード線に接続されている。ワード線は、メモリセルアレィMARYを行方向に延在し、ワードドライバ回路を介在させてXデコーダ回路XDecに接続されている。

DRAM1の一方の短辺側には、第1図及び第2図に示すように、基準クロック信号発生回路を主体とする周辺回路が配置されている。つまり、一方の短辺側には、ロク・アドレス・ストローブ系回路(RAS系回路)RASの初段回路及びカラム・アドレス・ストローブ系回路(CAS系回路)CASの初段回路の主要な基準クロック信号発生回路、データ入出力系回路(Din,Dout系回路)Din,Dout、ライトイネーブル系回路(WE系回路)WE、上辺アドレス系回路ADU、メインアンブMA1~MA8、センスアンブの電源回路8AVの失々が配置されている。

路XAB及びYアドレス系パッファ回路YABのアドレス系回路、ロウ・アドレス・ストロープ系回路RA8の次段回路、Xジェネレータ回路JGの失々が配置されている。この他方の短辺倒にはアドレス信号A。~A。用の外部増子2が配置されているので、アドレス系回路はその近傍に配置されている。

前記ロウ・アドレス・ストロープ系回路RASの初段回路及びRAS系基準クロック信号の疑生回路は、第3図に示すように、被形整形成の取取力増強のために多段インパータ構造で構成なRAS系基準クロック信号の対して、不基準クロック信号の大力を登り、アドレス・ストロープ系信号の内のは、アドレス・ストロープ系信号ののは、アドレス・ストロープを開発のでは、不基準クロック信号の大力を発生の対象を生のでは、一方及びによっての短いにより、クロースを発生回路に、第3図によりで使用される基準クロック信号R1Uで使用される基準クロック信号R1Uで使用される基準クロック信号R1U

を生成する。なお、第3図において、WKUはゥ ェークアップ信号、REはラスエンド信号である。 前記ロウ・アドレス・ストローブ系回路RAS の初段回路で生成された基準クロック信号 R.1 は、 第1図及び第2図に示す配線(基準クロック信号 配盤)Lを通して一方の短辺側から他方の短辺側 (下辺傷)に伝達され、ロウ・アドレス・ストロ -- プ系回路 R.A.S.の次段回路に入力される。ロウ・ アドレス・ストローブ系回路 R A S の次段回路は、 配線Lで引き回された基準クロック信号 R.1 の波 形整形及び駆動力増強のために配置されている。 ロウ・ナトレス・ストローブ系回路 R A S の次段 回路は、第4図(等価回路図)に示すように、多 段インパータ構造で構成されている。ロウ・アド レス・ストロープ系回路RASの次段回路は、基 準クロック信号R2及び他方の短辺側で使用され る基準クロック信号R1Dを生成する。

他方の短辺側に配置されたXTドレス系パッファ回路XABは、第5図(等価回路図)に示すように、ロウ・アドレス・ストローブ系回路RAS

ラッチ回路 X L で生成される。

前記カラム・アドレス・ストローブ系回路CASは、ロウ・アドレス・ストローブ系回路RASの初段回路と同様に、第7図(等価回路図)に示すように多段インパータ構造で構成されている。カラム・アドレス・ストローブ系回路CASはである系革単クロック信号のうちタイミング的に扱っとも速い基準クロック信号のうち革単クロック信号のうち革単クロック信号のうち革単クロック信号では、配銀では、東京の大学のでは、配銀では、東京の大学のでは、配銀では、アフトレスラッチ信号では、アフトレスラッチ信号では、アフトレスラッチ信号では、アフトレスラッチ信号では、アフトレスラッチ信号では、アフトレスラッチ信号では、アフトレスラッチ信号では、アフトレスラッチ信号では、アフトレスラッチ信号では、アフトレスラッチ信号では、アフトレスラッチ信号をは、アフトレストローでは、アフトレストローでは、アフトレストローでは、アフトレストローでは、アフトレストローでは、アフトレストローブ系回路では、アフトレストローでは、アフトレストローでは、アフトレストローでは、アフトレストローでは、アフトローでは、アフトローでは、アフトローでは、アフトローでは、アフトローでは、アフトローでは、アフトローでは、アフトローでは、アフトローでは、アフトローでは、アフトローでは、アファンストローでは、アフィンストローでは、アフトローでは、アフトローでは、アファンストローでは、アファンストローでは、アファンストローでは、アフィンストローでは、アファンストローでは、アファンストローでは、アファンストローでは、アファンストローでは、アファンストローでは、アファンストローでは、アファンストローでは、アファンストローでは、アファンストローでは、アファンストローでは、アファンストローでは、アフェンストローでは、アファンストローでは、アフィンストローでは、アファンストローでは、アファンストローでは、アファンストローでは、アファンストローでは、アファンストローでは、アファンストローでは、アファンストローでは、アフィンストローでは、アファンストローでは、アフェンストローでは、アファンストローでは、アフェンストローでは、アファンストローでは、アファンストローでは、アファンストローでは、アファンストローでは、アファンストローでは、アファンストローでは、アファンストローでは、アファンストローでは、アフェンストローでは、アファンストローでは、アファンストローでは、アフルでは、アファンストローでは、アファンストローでは、アフルでは、アンストローでは、アンストローでは、アフルでは、アンスト

他方の短辺側に配置されたYTドレス系パッファ回路YABは、第8図(等価回路図)に示すように、ロウ・アドレス・ストロープ系回路RASの次段回路で生成された基準クロック信号R1D及びYTドレスラッチ信号YLによって活性化される。つまり、基準クロック信号R1D及びYTドレスラッチ信号YLはYTドレス系パッファ回

の次段回路で生成された基準クロック信号R1D 及びR2Kよって活性化される。つまり、基準ク ロック信号R1D及びR2はXTドレス系パッフ _プ回路XABにアドレス信号Ai(i= a,1,1,...,a) を取込むための制御信号として使用されている。 このアドレス信号Aiの 取込み速度は、DRAM 1のアドレスセットアップ時間やアドレスホール ド時間の動作速度に大きく左右する。つまり、蓋 準クロック信号R1D及びR2に基づくアドレス 信号AIの取込み速度が速い程、DRAM1のア クセス時間は短離される。X アドレス系パッファ 回路XABは、Xデコーダ回路XDecへの出力信 号BXi, BXiを生成する。なお、第5図にお いて、XIはXアドレスラッチ信号、C1はカラ ム・アドレス・ストローブ系回路CAS で生成し た基準クロック信号、CMはクリアモード信号、 ARiはリフレッシュ・アドレス信号である。他 方の短辺側で使用されるXTドレスラッチ信号X LD及び又LDは、第6図(等価回路図)に示す ように、基準クロック信号R1Dに基づきワード

路YABにアドレス信号Ai(i= e,1,2,--,e)を 取込むための制御信号として使用されている。と のアドレス信号Aiの取込み速度は、Xアドレス 系パッファ回路XABにアドレス信号Aiを取込 む速度と同様に、DRAM1の動作速度に大きく 左右する。YTトレス系パッファ回路YABは、 Yデコーダ回路YDecへの出力信号BYi, BYi を生成すると共に、第9図(等価回路図)に示す ように、メインアンブMAの活性化信号ACを生 成する。この活性化信号 \overline{AC} は、他方の短辺側に 配置されたYTドレス系パッファ回路YABで生 成され、一方の短辺側に伝達された後、第10図 (等価回路図)に示すように、波形整形及び駆動 力増強がなされてメインアンプMAに入力される。 なお、第9図においてCEはカラムイネーブル倌 号、第10図においてRNはRASノーマル信号 である。

第1図、第2図、第11図(第2図の記号 | 部分の拡大平面図)及び第12図(第2図の記号 I 部分の拡大平面図)に示すように、DRAM1は、

及方形チップの長辺に沿って電源配額VL及び信号配額Lが延在するように構成されている。第11図に詳細に示すように、DRAM1の左側の見辺に沿っては、電源配額LェーL。の電源配額VL及び信号配額L。~L。の信号配額Lが一方の短辺側まで延在している。第12図に詳細に示すように、DRAM1の右側の長辺に沿っては、電源配額L。,L。の電源配線VL及び信号配線L。~L。の信号配線Lが一方の短辺側まで延在している。電源配線VL及び信号配線Lは、DRAM1の長辺辺とメモリセルアレイMARY端との間の若干の領域を利用して延在させている。

ここで2層配線構造の配線 L。 と配線 L。は、 長方形チップの最外周に配置されたガードリング であり、外部から長方形チップ内に不純物が入る のを防止している。

電源配線 L_s, L_s には電源電圧 V c c が印加されている。電源配線 L_s。及び L_s。は基準電圧 V s s が印加されている。この電源配線 V L は、信号配

とは同一配線幅寸法で構成し、両者間の短絡は層間絶線膜に形成された接続孔TCな通して行う。 電源配線VLの接続孔TCは、電源配線VLの延 在する方向において実質的に全域に設けられてい る。すなわち、接続孔TCはできる限り電源配線 VLの抵抗値を低減するように構成されている。 この電源配線VLは例えば25〔μm〕程度の配 線質寸法で構成されている。

前記信号配線Lのうち、信号配線L。はDRAM1の特性試験用配線(Tr)である。信号配線L。は前記基準クロック信号R1を伝達する基準クロック信号配線である。信号配線L。はファンクション用切換信号配線(FPIE)である。信号配線L。は電圧リミッタ信号配線(Ve)である。信号配線L。はリフレッシュ信号配線(RFD)である。信号配線L。はブリチャージ信号配線(PC)である。信号配線L。はモンスアンプイネーブル信号配線(SAE)である。信号配線(P1)である。信号配線Lにはセンスアンプ駆動信号配線(P1)である。信号配線Lに、CLikはX系内部アドレス信号配線

線Lよりも外周部であって、ガードリングよりも 内側に延在するように構成されている。長方形テ ップの長辺に沿って配置された電源配額▼Lは、 第1層目配線と第2層目配線とを重ね合せ両者を 短絡させた2層配線構造で構成されている。本実 施例のDRAM1は2層アルミニウム配線構造で 構成されており、第1層目配線はアルミニウム配 **藤、第2層目配線はアルミニウム配線で構成され** ている。つまり、電源配線VIは、抵抗値をでき る限り低波し、ノイメの吸収をできる限り速く行 えるように構成されている。一方長方形チップの 短辺に沿って配置された電源配線は、第2層目配 顔のみで形成されている。第2層目配額で形成さ れている為電源配線と周辺回路を構成する領域上 に配置でき、集積度が向上するという効果がある。 第1及び第2層目アルミニウム配額は、純アルミ ニウムか、マイグレーション対策のための 0.5 w t %のCu又は及びアロイスパイク対策のための1.5 wt%のSiが添加されたアルミニウムで形成す る。電源配線VLの第1層目配線と第2階目配線

 $(AX8H,AX7,\overline{AX7},AX8)$ である。信号配線 $L_{10}\sim L_{10}$ は ワード線クリア信号配線 (WC0U,WC1U,WC2U,WC3U)である。

前記信号配盤しまの~しまはX系内部アドレス信 号記線(AX9,AX9,AXH,AXU)であ る。信号配線Lz4 はCAS系基準クロック信号 Clを伝達する基準クロック信号配線である。信 号配舗 Laa はカラムイネーブル信号配線(CE) である。信号配舗 Lze は Y アドレスラッチ信号配 線(YL)である。信号配線 Ler はクリアモード 信号(CM)である。信号配額 Las はメインアン ブMAの活性化信号ACを伝達する活性化信号配 線である。信号配舗Lto はファンクションセット 信号配額(FS)である。信号配額Lioはファン クションリセット信号配線(FR)である。信号 配線Laiはデータセレクト信号配線(DS)であ る。信号配舗 Lat はテストイネーブル信号配額 (TE)である。信号配線Lss~Lss は特性試験 用配額(T゚,T゚,T゚)である。信号配額し。

はリダンデェンシィ・シグネチェア信号配線(SiG) である。信号配線 Lar はファンクション・セット ・イネーブル信号配線 (FSE)である。

RA8 系基準クロック信号配線(R1) L,、 CAS系基準クロック信号配線(C1)L14 及び 活性化信号配線(AC)Lsaを除く信号配線L 第2層目配譲(アルミニウム配線)の単層で構成 されている。第2層目配線は第1層目配線よりも 厚い護厚で構成されている。第1層目配線は例え ば5000~6000(Å]程度の膜厚(具体的 には5000Å)、第2層目配線は例えば8000 ~9000(Å)程度の胰厚(具体的には8000 Ă) で形成されている。これは、第2層目配線の 抵抗値をできる限り小さく構成すると共に、第1 層目配線の段差形状を低減して第2層目配線のス テップカパレッジを向上する目的で行われている。 これらの信号配線 L は例えば 2 [μ m] 程度の配 線編寸法で構成し、信号配線 L 間の間隔は 1.5 [〃m] 程度の寸法で構成されている。これらの

れている。とれによって、このアルミニウム配線 AL1と下地材料である半導体基板との反応を防 止することができる。また、前記一層目のアルミ ニウム配線AL1の上には、前記MoSi。膜より もSi組成比の小さい例えば厚さが200Åの MoSix(0くxく2)腹5が設けられている。 このようにSi組成比の小さいMoSix 膜5をア ルミニウム配線AL1の上に設けることによって、 このアルミニウム配線AL1中のアルミニウムと 銅とにより形成される金属間化合物に起因してヮ エットエッテングの際に生じる電気化学反応によ るとのアルミニウム配舗AL1の腐食を防止する ことができる。さらに、前記二層目のアルミニウ ム配線AL2は、例えば厚さが150ÅのMoSig 膜1上に設けられている。これによって、この MoSig膜7からアルミニウム配線AL2中に Moが拡散することにより、エレクトロマイグレ ーションやストレスマイグレーションを防止する ことができ、従ってこのアルミニウム配線AL2 の長寿命化を図ることができる。

信号配線 L は単層配線構造で構成されており、これらの信号配線 L の領域下は別の信号配線を通過させることができるので、配線領域を有効に利用し、DRAM1の集積度を向上することができる。なお、これらの信号配線 L は第1層目配線で構成してもよい。

前記RAS系基準クロック信号配線(RI)L。、CAS系基準クロック信号配線(CI)L。及び活性化信号配線(AC)L。のまり主要な基準クロック信号配線は、電源配線VLと同様に、第1層目配線と第2層目配線とを短絡した2層配線構造で構成されている。CAS系基準クロック信号配線(CI)L。及び活性化信号配線(AC)L。の断面構造を第13回(要部拡大断面回)で示す。第13回に示すように、第1層目配線AL1と第2層目配線AL2との短絡は接続孔TCによって行われている。

さらに前記一層目のアルミニウム配線AL1は、 例えば厚さが150点のMoSi。膜から成るパリ アメタル4を介して前記層間絶縁膜3上に設けら

また、接続孔TCは所定間隔毎、例えば前配基 進クロック信号配線の配線長が10[#4]程度の 場合に30〔#m〕間隔毎に設けられている。接 続孔TCは、接続不良を防止して歩留りを向上す るために所定間隔毎において複数個設けられてい る。RAS采基準クロック信号配線(〒1)上; は、最っとも主要な配譲となるので、例えば5 [µm]程度の配線框寸法で構成されている。R A S 系基準クロック信号配線(R 1) L。の第1 唐目配線と第2層目配線とを接続する接続孔TC は、配線模寸法が他の配線よりも大きいので、所 定間隔毎に配線偏方向に2個設けられている。 C A S 系基準クロック信号配線(C1)L₂₄、活性 化信号配線(AC)Lee の失々は、例えば2(Am) 程度の配線福寸法で構成されている。CAS系基 単クロック信号配額(Cl) Lia、活性化信号配 煎(AC)L₂₂の夫々の第1層目配線と第2層目 配舗とを接続する接続孔TCは、配機幅寸法が他 の配線よりも小さいので、所定間隔毎に配線長方 向に2個設けられている。第13図において、第

1 暦目配線A L 1 下にはメモリセル選択用M I S F E T 及び情報蓄積用容量索子を覆う層間絶線膜 3 が設けられている。第 1 暦目配線A L 1 と第 2 暦目配線A L 2 との間には暦間絶線膜 6 が設けられている。暦間絶線膜 6 には接続孔T C が形成される。第 2 暦目配線A L 2 上にはパッシベーション膜 8 が設けられている。

また、第14図は、周辺回路(データ線ブリチャージ回路)部におけるレイアクトを示し、第15 図は、第14図に示す周辺回路の等価回路図である。

第14図及び第15図に示すように、この周辺 回路の配舗9を通過するブリチャージ信号φpは、 この周辺回路を構成するnチャネルMISFET Q,~Q。のゲート容量等の容量負荷による遅延 が大きいためにアクセス時間やブリティージ時間 が長く、これが高速動作を妨げていた。しかし、 この問題は、配譲9を、例えば一層目の多結晶シ リコン配線から成るゲート電極FGに、スルーホ ールTHを通じて互いに接続された一腊目及び二 暦目のアルミニウム配線 A.L.1 、 A.L.2 (補強用 配線)を接続した構造としてその配線抵抗を低減 することにより解決することができる。このゲー ト電板FGの補強用配線を一層のアルミニウム配 麒のみで構成する場合には、抵抗を十分に低減す るためにはその傷を増加させるしかないのに比べ て、上述のように二層のアルミニウム配線AL1、

用MISFETのゲート電極と同一導電層で形成されたワード線に、第1層目配線を介在させて第2層目配線で形成されたワード線(シャント用ワード線)を接続することによって2層配線構造を構成している。メモリセルアレイMARYを延在する相補性データ線及びYセレクト信号配線は第1層目配線で構成されている。

AL2を用いることによってチップサイズの増大もなく有利である。なお、第14図及び第15図において、符号Fは来子間分離用のフィール、符号Dはデータ線である。また、のにまたのは、行号D、ではデータ線である。またのでは、行号D、ではデータは位(1/2)Vccのには、クロールでは、からにないでは、からに対している。なが、データにはでは、かって活性領域内に前記が一ト電子では対対のに対対のに対している。なお、データ線を対している。なお、データ線を対している。なお、データの路以外の他の周辺回路についてもな適用することができる。

第16図は、I/Oトランスファ回路部のレイ アウトであり、第17図は、第16図に示すI/O トランスファ回路部の等価回路である。

第16図及び第17図に示すように、このI/O トランスファ回路部においては、メモリセルアレ イMARYにおけるアクセスパスであるI/O額 IO1、IO1、IO2、IO2は、上述と同様 に、一層目のアルミニウム配線AL1と二層目のアルミニウム配線AL2とを重ね合わせた構造と、することにより、配線抵抗を低減してデータ線アクセスの高速化を図ることができる。なお、第16 図及び第17図において、符号D1, D1, D2, D2はデータ線、符号QャーQioはYスイッチ用nチャネルMISFET、符号FGはYスイッチ用配線YSLであるゲート電極である。

第18回は、一層目のアルミニウム配線と二層 目のアルミニウム配線とのクロスアンダー部を示す。

第18図に示すように、長方形チップの長辺に 沿って延在する電源配線L。,L。(一層目アル ミニウムと二層目アルミニウムとの2層構造)か 5長方形チップの短辺に沿って延びる電源配線 14は二層目のアルミニウム配線AL2により構 成される。そして二層目のアルミニウム配線AL2 から成る配線Lan,Lan,Lan,Clooがこの電源 配線14と交差する部分はクロスアンダー構造と する。すなわち、電源配線14を構成する二層目

ク内の配線15は基本的には一層目のアルミニウ ム配組AL1により構成し、回路プロック間の配 級 Lat. Lat は二層目のアルミニウム配級 A L 2 により構成する。ソース領域12及びドレイン領 城11とゲート電極FGとによりn チャネルMI SFETQ、、~Q、が構成されている。また、符 号16、17は例えばp+型のソース領域及びド レイン領域であり、これらとゲート電極FGとK よりpチャオルMISFETQu~Quが構成さ れている。この場合、一層目のアルミニウム配線 AL1は、MIFETQ:,~Q:oのソース領域 12,16及びドレイン領域11,17やゲート 電板FGにコンタクトホールCを通じて直接コン タクトさせることができるため、回路プロック内 配級15を上述のように一層目のアルミニウム配 級A L 1 により構成することにより、このコンタ クトホールCの周りのレイアウトルールを小さく することができ、従ってレイアウト面積を小さく することができる。

本題において開示される発明のうち代表的なも

のアルミニウム配線AL2の下方においては、一層目のアルミニウム配線AL1から成るクロスアンダー配線13を用いる。この場合、この一層目のアルミニウム配線AL1は既述のように厚さが小さくて抵抗が高いので、その幅を二層目のアルミニウム配線AL2から成る前記配線L41,L41,L41,L41

第19回は、周辺回路部内の任意のCMOSィンパータ回路のレイアウトを示す。

第19図に示すように、周辺回路の回路プロッ

のによって得られる効果を簡単に説明すれば、下 配のとおりである。

DRAMの動作速度の高速化を図ることができる。

また、一層目のアルミニウム配線による段差部 における二層目のアルミニウム配線の断線を防止 することができる。

以上、本発明を実施例にもとづき具体的に説明 したが、本発明は、前記実施例に限定されるもの ではなく、その要旨を逸脱しない範囲において想 種変更可能であることは言うまでもない。

例えば、本発明は、三層以上のアルミニウム配 線を用いるダイナミックRAMは勿論、少なくと も二層のアルミニウム配線を用いる各種の半導体 集積回路装置に適用することが可能である。

また、本発明は、単体のDRAMだけに限らず、マイクロコンピュータに長方形状で内蔵されたDRAMに適用することができる。

4. 図面の簡単な説明

第1図は、本発明の一実施例であるDRAMの

チップレイアウト図、

第2図は、前記DRAMの周辺回路の拡大プロック構成図、

第3図乃至第10図は、前記DRAMの要部の 等価回路図、

第11図は、前記第2図の記号I部分の拡大平面図、

第12図は、前記第2図の記号Ⅱ部分の拡大平 面図、

第13図は、前記DRAMの基準クロック信号 配線の要部拡大断面図である。

第14図は、周辺回路部のデータ線ブリチャー ジ回路部のレイアウトを示す平面図、

第15図は、第14図に示すデータ線ブリチャージ回路部の等価回路図、

第16図は、I/Oトランスファ回路部のレイ アウトを示す平面図、

第17図は、第16図に示す I / O トランスファ 回路部の等価回路図、


第18図は、電源配線と信号配線のクロスアン


ダー部を示す平面図、


第19図は、周辺回路部内の任意のCMOSインパータ回路のレイアウトを示す平面図である。 図中、1…DRAM、2…外部端子、RAS…ロウ・アドレス・ストローブ系回路、 CAS…カラム・アドレス・ストローブ系回路、 XAB… Xアドレス系パッファ回路、 YAB… Yアドレス系パッファ回路、 L…信号配線、 VL…電源配線、 L1, AC…基準クロック信号、TC…接続孔、3…半導体基板、4,5,7…シリサイド層、AL1…第1層目配線、AL2…第2層目配線、6,8…絶線層である。


代理人 弁理士 小川 勝





























第1頁の続き ⑤Int.Cl.5 H01L 27/04				識別記号 D			庁内整理番号 7514-5F
⑫発	明	者	小	ய்	芳	久	東京都小平市上水本町1448番地 日立超エル・エス・アイ エンジニアリング株式会社内
@発	明	者	村	中	雅	也	東京都小平市上水本町1448番地 日立超エル・エス・アイ エンジニアリング株式会社内
@発	明	者	木	村	勝	髙	東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 作所中央研究所内
⑦発	明	者	岩	井	秀	俊	東京都青梅市今井2326番地 株式会社日立製作所デバイス 開発センタ内
⑫発	明	者	宫	沢	_	幸	東京都青梅市今井2326番地 株式会社日立製作所デバイス 開発センタ内
@発	明	者	石	原	政	道	東京都青梅市今井2326番地 株式会社日立製作所デバイス 開発センタ内

THIS PAGE BLANK (USPTO)